



UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO

FACULTAD DE INGENIERÍA

PROYECTO PARCIAL 1

Unidad Combinacional de 2 bits con MUX, Decoder y Display de 7 Segmentos

Entregable 2: Reporte de Operaciones y Validación Experimental

ALUMNO

González Lomelí Mauricio Daniel
Pérez Takayanagui Louis Emilio
Salais Serrano Gabriel

MATERIA

Diseño Digital Moderno

20 de octubre de 2026

1. Desarrollo Lógico de las Cuatro Operaciones

El sistema recibe dos operandos binarios sin signo de 2 bits: $A = A_1A_0$ y $B = B_1B_0$, cuyos valores decimales van de 0 (00_2) a 3 (11_2) . A continuación se presenta la tabla de verdad maestra con las 16 combinaciones posibles y las salidas correspondientes para cada bloque funcional .

Tabla 1: Tabla de verdad maestra de las cuatro operaciones combinacionales.

Caso (A, B)	$\mathbf{A_1}$	$\mathbf{A_0}$	$\mathbf{B_1}$	$\mathbf{B_0}$	$\mathbf{S_2}$	$\mathbf{S_1}$	$\mathbf{S_0}$ **(SUM)**	$\mathbf{X_1}$	$\mathbf{X_0}$ **(XOR)**	$\mathbf{D_1}$	$\mathbf{D_0}$ **(AND)**	$\mathbf{M_1}$	$\mathbf{M_0}$ **(MAX)**
0, 0	0	0	0	0	0	0	0 (0)	0	0 (0)	0	0 (0)	0	0 (0)
0, 1	0	0	0	1	0	0	1 (1)	0	1 (1)	0	0 (0)	0	1 (1)
0, 2	0	0	1	0	0	1	0 (2)	1	0 (2)	0	0 (0)	1	0 (2)
0, 3	0	0	1	1	0	1	1 (3)	1	1 (3)	0	0 (0)	1	1 (3)
1, 0	0	1	0	0	0	0	1 (1)	0	1 (1)	0	0 (0)	0	1 (1)
1, 1	0	1	0	1	0	1	0 (2)	0	0 (0)	0	1 (1)	0	1 (1)
1, 2	0	1	1	0	0	1	1 (3)	1	1 (3)	0	0 (0)	1	0 (2)
1, 3	0	1	1	1	1	0	0 (4)	1	0 (2)	0	1 (1)	1	1 (3)
2, 0	1	0	0	0	0	1	0 (2)	1	0 (2)	0	0 (0)	1	0 (2)
2, 1	1	0	0	1	0	1	1 (3)	1	1 (3)	0	0 (0)	1	0 (2)
2, 2	1	0	1	0	1	0	0 (4)	0	0 (0)	1	0 (2)	1	0 (2)
2, 3	1	0	1	1	1	0	1 (5)	0	1 (1)	1	0 (2)	1	1 (3)
3, 0	1	1	0	0	0	1	1 (3)	1	1 (3)	0	0 (0)	1	1 (3)
3, 1	1	1	0	1	1	0	0 (4)	1	0 (2)	0	1 (1)	1	1 (3)
3, 2	1	1	1	0	1	0	1 (5)	0	1 (1)	1	0 (2)	1	1 (3)
3, 3	1	1	1	1	1	1	0 (6)	0	0 (0)	1	1 (3)	1	1 (3)

1.1. Operación XOR ($S_1S_0 = 01$)

- **Definición funcional:** Evalúa la diferencia bit a bit entre los operandos A y B . Cada bit de salida toma el valor lógico `1` si y solo si los bits homólogos de entrada difieren entre sí.
- **Ecuaciones booleanas y simplificación:**

$$X_0 = \overline{A_0}B_0 + A_0\overline{B_0} = A_0 \oplus B_0$$
$$X_1 = \overline{A_1}B_1 + A_1\overline{B_1} = A_1 \oplus B_1$$
$$X_2 = 0$$

- **Implementación física:** Se emplean las dos primeras compuertas del circuito integrado **U1** (`74LS86`): pines 1 y 2 con salida en el pin 3 para X_0, y pines 4 y 5 con salida en el pin 6 para X_1.

1.2. Operación AND ($S_1S_0 = 10$)

- **Definición funcional:** Realiza el producto lógico bit a bit entre los operandos A y B, entregando `1` únicamente cuando ambos bits en la misma posición valen `1` .
- **Ecuaciones booleanas:**

$$D_0 = A_0 \cdot B_0$$
$$D_1 = A_1 \cdot B_1$$
$$D_2 = 0$$

- **Implementación física:** Se emplean las dos primeras compuertas del circuito integrado **U2** (`74LS08` **#1**): pines 1 y 2 con salida en el pin 3 para D_0, y pines 4 y 5 con salida en el pin 6 para D_1.

1.3. Operación SUM ($S_1S_0 = 00$)

- **Definición funcional:** Realiza la adición aritmética binaria de $A + B$. Dado que el caso máximo es $3 + 3 = 6$ (110_2), produce un resultado de 3 bits ($S_2S_1S_0$).
- **Ecuaciones booleanas y reutilización de hardware:** Para optimizar el número de circuitos integrados, se implementa una estructura de semisumador (*Half-Adder*) para el bit menos significativo y sumador completo (*Full-Adder*) para el bit más significativo, reciclando las salidas X_0, X_1 (de U1) y D_0, D_1 (de U2):

$$\begin{aligned} S_0 &= A_0 \oplus B_0 = X_0 \\ C_0 &= A_0 \cdot B_0 = D_0 \quad \text{(Acarreo interno de la etapa 0)} \\ S_1 &= (A_1 \oplus B_1) \oplus C_0 = X_1 \oplus D_0 \\ S_2 &= C_{out} = (A_1 \cdot B_1) + (A_1 \oplus B_1) \cdot C_0 = D_1 + (X_1 \cdot D_0) \end{aligned}$$

- **Implementación física:** S_0 se puentea directamente desde X_0 (Pin 3 de U1). S_1 se genera en la tercera compuerta XOR de **U1 (`74LS86`, pines 9-10, salida en 8)**. El término de propagación $P_1 = X_1 \cdot D_0$ se calcula en la tercera compuerta AND de **U2 (`74LS08` #1, pines 9-10, salida en 8)** y se suma lógicamente con D_1 en la primera compuerta OR de **U4 (`74LS32`, pines 1-2, salida en 3)**.

1.4. Operación MAX ($S_1S_0 = 11$)

- **Definición funcional:** Compara la magnitud sin signo de A y B, entregando a la salida el número mayor entre ambos: $M = \text{máx}(A, B)$.
- **Simplificación algebraica sin inversores (`74LS04`):** A partir de la tabla de verdad (o Mapas de Karnaugh), el bit más significativo M_1 vale `1` siempre que cualquiera de los dos operandos tenga su bit más significativo en `1`:

$$M_1 = A_1 + B_1$$

Para el bit menos significativo M_0, la reducción por Mapa de Karnaugh arroja:

$$M_0 = (A_0 \cdot B_0) + (A_1 \cdot \overline{B_1} \cdot A_0) + (\overline{A_1} \cdot B_1 \cdot B_0)$$

Observando que el término $A_1 \cdot \overline{B_1}$ solo es verdadero cuando $A_1 \neq B_1$ y $A_1 = 1$, podemos sustituirlo de forma exacta empleando la señal $X_1 = A_1 \oplus B_1$ ya calculada en U1, eliminando por completo el uso de un chip inversor `74LS04`:

$$A_1 \cdot \overline{B_1} = (A_1 \oplus B_1) \cdot A_1 = X_1 \cdot A_1 \qquad \text{y} \qquad \overline{A_1} \cdot B_1 = (A_1 \oplus B_1) \cdot B_1 = X_1 \cdot B_1$$

Por lo tanto, la ecuación final implementada en hardware es:

$$M_0 = D_0 + (X_1 \cdot A_1 \cdot A_0) + (X_1 \cdot B_1 \cdot B_0)$$

- **Implementación física:** M_1 se implementa en la segunda compuerta OR de **U4 (`74LS32`, pines 4-5, salida en 6)**. Los productos triples $T_A = (X_1 \cdot A_1) \cdot A_0$ y $T_B = (X_1 \cdot B_1) \cdot B_0$ se calculan en las cuatro compuertas AND de **U3 (`74LS08` #2)** y se unen con D_0 en las compuertas 3 y 4 de **U4 (`74LS32`, salida final M_0 en el pin 8)**.


2. Implementación de MUX, Decoder, Lógica de ENABLE y Esquemático Final

1. **Multiplexado de Resultados (`74LS153` + `74LS157`):** El circuito integrado **U6** (`74LS153`) dispone de dos multiplexores 4-a-1 controlados por $B = S_1$ (Pin 2) y $A = S_0$ (Pin 14) . La primera mitad ($1C_0..1C_3$) selecciona el Bit 0 (Y_0) entre S_0, X_0, D_0, M_0, mientras que la segunda mitad ($2C_0..2C_3$) selecciona el Bit 1 (Y_1) entre S_1, X_1, D_1, M_1. Para el tercer bit (Y_2, exclusivo de la suma), se utiliza el multiplexor 2-a-1 **U7** (`74LS157`) cuyo pin selector $\overline{A}/B$ (Pin 1) se alimenta de la salida $\overline{1Y_0}$ del decodificador `74LS139`: cuando $S_1S_0 = 00$ (`SUM`), $\overline{1Y_0} = 0$ y el `74LS157` deja pasar S_2 (Pin 2) hacia la salida Y_2 (Pin 4); en cualquier otra operación ($\overline{1Y_0} = 1$), selecciona la entrada $1B$ conectada a tierra (`0`).

2. **Decodificador 2-a-4 (`74LS139`):** El integrado **U5** (`74LS139`) recibe S_0 en el Pin 2 ($1A$) y S_1 en el Pin 3 ($1B$), con su habilitación $\overline{1G}$ (Pin 1) conectada a GND . Sus cuatro salidas activas en bajo ($\overline{1Y_0}..\overline{1Y_3}$, pines 4 a 7) se conectan a los cátodos de los 4 LEDs indicadores (Verde, Amarillo, Azul y Rojo) a través de resistencias de 330 Ω, mientras que los ánodos van conectados a +5V .

3. **Descripción de `ENABLE`:** La línea `ENABLE` (séptimo interruptor del DIP Switch) se conecta directamente a la terminal $\overline{BI}/\overline{RBO}$ (Pin 4) del decodificador BCD a 7 segmentos **U8** (`74LS47`) . Cuando ENABLE = 1 (+5V), el driver opera normalmente mostrando el resultado en el display de ánodo común . Cuando ENABLE = 0 (0V), se activa la función interna de *Blanking Input*, forzando todas las salidas de segmento ($\overline{a}..\overline{g}$) a alta impedancia y apagando completamente el display .

2.1. Esquemático Lógico Final del Circuito Construido



3. Tabla de Pruebas y Resultados Experimentales

La verificación física en las dos protoboards se llevó a cabo evaluando todas las operaciones, incluyendo los casos extremos ($0+0=0$ y suma máxima con acarreo $3+3=6$) y la deshabilitación general con ENABLE $= 0$.

Tabla 2: Registro de pruebas funcionales y correspondencia diseño-hardware.

#	Tipo de Prueba	A_1A_0	B_1B_0	S_1S_0	Operación	ENABLE	LED Encendido	Bus ($Y_2Y_1Y_0$)	Esperado	Observado
1	Caso Extremo Mínimo	00 (0)	00 (0)	00	**SUM**	1	Verde	000	**0**	**0**
2	Suma sin acarreo	01 (1)	10 (2)	00	**SUM**	1	Verde	011	**3**	**3**
3	Caso Extremo Máximo	11 (3)	11 (3)	00	**SUM**	1	Verde	110	**6**	**6**
4	XOR Bits Distintos	11 (3)	10 (2)	01	**XOR**	1	Amarillo	001	**1**	**1**
5	XOR Bits Iguales	11 (3)	11 (3)	01	**XOR**	1	Amarillo	000	**0**	**0**
6	AND Coincidencia	11 (3)	10 (2)	10	**AND**	1	Azul	010	**2**	**2**
7	AND Cero	10 (2)	01 (1)	10	**AND**	1	Azul	000	**0**	**0**
8	MAX con $A > B$	10 (2)	01 (1)	11	**MAX**	1	Rojo	010	**2**	**2**
9	MAX con $B > A$	01 (1)	11 (3)	11	**MAX**	1	Rojo	011	**3**	**3**
10	Deshabilitado en SUM	11 (3)	11 (3)	00	**SUM**	0	Verde	110	**Apagado**	**Apagado**
11	Deshabilitado en MAX	10 (2)	11 (3)	11	**MAX**	0	Rojo	011	**Apagado**	**Apagado**

4. Conclusiones

- **Errores encontrados y correcciones realizadas:**

  1. *Orientación física del display de 7 segmentos y DIP Switch:* Al montar las dos protoboards en orientación vertical, el display de 7 segmentos quedó inicialmente con sus dos hileras de 5 pines paralelas a los nodos horizontales (`f-j`), poniendo en cortocircuito sus terminales . Se corrigió rotando el display 90° para colocarlo en puente sobre el canal central (filas 55 a 59), aislando cada segmento . Asimismo, se identificó la numeración invertida del DIP Switch de 8 posiciones para mapear correctamente las filas 6 a 12 .
  2. *Continuidad en rieles de alimentación y cruces del canal central:* En la primera prueba únicamente encendía el LED amarillo debido a que las resistencias de los LEDs azul y rojo estaban colocadas del lado derecho del canal central (`f-g`) mientras los cátodos estaban del lado izquierdo (`a`), y faltaba el puente inferior de +5 V entre ambas protoboards . Se reubicaron las resistencias al bloque izquierdo y se unificaron los cuatro rieles de V_{CC} y GND .
  3. *Optimización algebraica sin inversores:* Ante la ausencia de un circuito inversor `74LS04` y de un segundo `74LS153`, se reformuló la ecuación de `MAX` sustituyendo $A_1\overline{B_1}$ por $(A_1 \oplus B_1)A_1$, y se implementó el tercer bit de la suma con un selector `74LS157` gobernado por la salida $\overline{1Y_0}$ del `74LS139` .

- **Limitaciones del diseño:** El circuito está diseñado para operar con enteros binarios sin signo de 2 bits (rango de entrada de 0 a 3 y salida máxima de 6 en la suma), por lo que no procesa números con signo ni operaciones de resta . Además, por emplear lógica TTL estándar y `74LSXX`, requiere una tensión regulada estricta de 5.0 V provista por el `LM7805` .